ESD / TVS 保护器件选型计算器

IEC 61000-4-2 放电波形分析 · TVS 峰值功率计算 · 结电容 SI 影响 · 器件速查

IEC 61000-4-2 USB/HDMI/PCIe SI 分析 5款常用器件
ESD 保护等级分析
Ipeak = V_esd / R_source   // IEC 61000-4-2 等效源阻抗 330Ω
±8kV → Ipeak = 8000/330 = 24.2A   // 接触放电峰值
上升时间 tr ≈ 0.7~1 ns
IEC 61000-4-2 放电波形参数
峰值放电电流 Ipeak
—
A
ESD电压
—
V
源阻抗
330
Ω
上升时间
0.7~1
ns
请选择接口类型和ESD等级进行分析。
等级电压Ipeak要求
Class 1±2 kV7.5 A手持设备
Class 2±4 kV15 A工业手持
Class 3±6 kV22.7 A工业固定
Class 4±8 kV24.2 A重工业/户外
TVS 选型输入
Vbr_recommend = Vcc × 1.1
Vc_typical = Vbr × 1.3   // 钳位电压近似
I_peak = V_esd / (R_source + R_pcb)
P_peak = I_peak × Vc   // 峰值脉冲功率 [W]
V
V
V
Ω
TVS 选型结果
峰值脉冲功率 PPP
—
W
推荐 Vbr 范围
—
V
预计钳位 Vc
—
V
峰值电流
—
A
请输入参数后计算。
TVS 的结电容 Cj 会衰减高频信号。选型时需要同时满足 ESD 防护和信号完整性要求。Cj 并联在走线上形成阻抗不连续点，在高频段造成反射和插入损耗。
参数输入
Zc = 1/(2π×f×Cj)   // Cj 阻抗
Z_eff = Z0×Zc/(Z0+Zc)   // 并联后等效阻抗
Γ = (Z_eff−Z0)/(Z_eff+Z0)   // 反射系数
RL = 20×log10(|Γ|)  |  IL ≈ 20×log10(|1+Γ|)
Gbps
Ω
pF
信号完整性影响
插入损耗 IL
—
dB @奈奎斯特频率
回波损耗 RL
—
dB @奈奎斯特频率
请输入参数。
协议合规表
协议 奈奎斯特频率 IL 要求 RL 要求 IL 当前 RL 当前 结论
计算中...
IL/RL vs 频率
常用 ESD/TVS 器件速查
以下数据来源于公开数据手册，仅供参考。实际设计请以最新 Datasheet 为准。Cj 越小对高速信号影响越小，PPP 越大则 ESD 抑制能力越强。
器件对比表
器件型号厂商VbrVc (钳位) CjPPP封装适用接口

MIPI Camera 接口 ESD 专项设计

D-PHY 差分对 ESD 保护设计要点：双通道器件选型、Cj 匹配分析、接地规则

关键约束： MIPI D-PHY 差分对的 ESD 保护必须使用双通道器件（两根线同时保护）， 且两个通道的 Cj 必须匹配。Cj 不匹配会导致差模信号退化（CMRR 下降），直接影响眼图质量。
Cj 不匹配影响计算器
f_nyq = rate_Gbps × 1e9 / 2
dZ = |1/(2π·f·Cj1) − 1/(2π·f·Cj2)| // Ω，差模阻抗不平衡
IL_mismatch = 20·log10(dZ / (2·Zdiff)) // dB，差模退化
mismatch_pct = |Cj1−Cj2| / ((Cj1+Cj2)/2) × 100%
Gbps
Ω
pF
pF
lanes
Cj 匹配度分析结果
填写参数后点击分析
典型 MIPI ESD 器件推荐
以下数据来源于公开 Datasheet，仅供参考。选型时请以最新 Datasheet 为准，并核对 Cj 匹配度（双通道）。
器件型号 厂商 Cj（典型） 通道数 适用 MIPI 备注
TPD2E007DBVR TI 0.3 pF 2 D-PHY ≤4.5Gbps 业界常用，双通道 Cj 匹配好
PRTR5V0U2X NXP 0.5 pF 2 D-PHY ≤2.5Gbps 性价比高，低速 MIPI 适用
ESD402-P2-02TW Semtech 0.1 pF 2 D-PHY ≤6Gbps 超低 Cj，高速优先
CDSOT23-SM712 Bourns 0.2 pF 2 C-PHY 适合 C-PHY 三线制接口
IP4220CZ6 NXP 0.25 pF 2 MIPI CSI-2 集成共模滤波，适合 CSI-2
接地设计注意事项
ESD 放电路径： 信号线 → TVS → GND（必须是就近低阻抗 GND）
  • 避免 GND 上有长走线（增加 ESL，脉冲下阻抗增大，导致 GND 弹升）
  • 建议在 TVS 下方打 GND 过孔（不少于2个，过孔到 TVS 焊盘距离 ≤ 0.5mm）
  • GND 过孔需直连到 GND 平面层（不得通过细长走线连接）

ESD 保护器件 PCB Layout 黄金规则

5 条关键 Layout 规则，避免 ESD 保护失效

1 位置（最重要）— TVS 必须紧靠连接器
推荐：TVS 到连接器 Pin ≤ 5mm（越近越好）
📐 原理： 走线越长 → 高频 ESD 电流在走线上辐射 → ESD 电流绕开保护器件直接进芯片
✗ 错误案例
连接器 ──────── 芯片
          ↑
         TVS
TVS 放在中间 = 保护无效！
✓ 正确案例
连接器 ── TVS ──── 芯片
          ↑
     紧靠连接器
ESD 路径最短，保护最有效！
2 走线顺序 — 连接器 → TVS → 电阻 → 芯片
信号流向： 连接器 → TVS（ESD抑制）→ 串联电阻（22~33Ω）→ 芯片
❌ 错误顺序：连接器 → 芯片 → TVS（TVS完全无效！）
串联电阻的作用：
  • 限制 ESD 反射：在 TVS 之后的串联电阻能吸收 ESD 能量并限制反射
  • 阻抗匹配：22~33Ω 通常既能保证信号完整性，又有助于 ESD 抑制
  • TVS 之前不加电阻：否则 ESD 电流会在进入 TVS 之前先损坏芯片
3 GND 回路 — 就近低阻抗过孔连接平面层
TVS 的阴极（GND pin）必须直接连接到平面层，通过就近过孔（≥2个，距离 ≤ 0.5mm）
✗ 禁止做法
  • 细长走线连到远处的 GND
  • 只用 1 个 GND 过孔
  • 过孔距离 TVS 超过 1mm
  • GND 过孔孔径过小（<0.2mm）
✓ 正确做法
  • ≥2 个过孔直接下 GND 平面
  • 过孔距离 TVS ≤ 0.5mm
  • 过孔直接连接最近的 GND 平面
  • 过孔孔径建议 ≥ 0.25mm
过孔不足 → 放电时 GND 弹升（ground bounce） → 参考地抬高 → ESD 保护失效，甚至损坏芯片
4 差分对特殊要求 — MIPI / USB 等长对称
差分对两通道到芯片的走线长度必须对称（±100μm），使用双通道一体封装器件
不对称的危害：
  • Cj + 走线电容不对称 → 差模信号退化（S11 不平衡）
  • 影响 CMRR（共模抑制比），高频下噪声增大
  • 导致 MIPI / USB 差分时序偏差，误码率上升
推荐做法：
  • 优先选择双通道一体封装（如 TPD2E007），比两个独立单通道器件匹配性更好
  • 两根差分线到 ESD 器件的走线对称绕线（等长）
  • ESD 器件摆放位置对于差分对中轴线对称
5 过滤顺序（多器件组合）— 阻抗不连续分级保护
连接器 → TVS（粗保护，钳位 ESD 脉冲） → 串联电阻/磁珠（阻抗不连续） → 共模电感（滤除共模噪声） → 旁路电容（精细滤波） → 芯片
为什么每级之间需要阻抗不连续：
  • 没有阻抗不连续 → ESD 能量直接从 TVS 传导到下一级器件
  • 串联电阻（或磁珠）在 TVS 与后级之间形成阻抗隔离
  • 多级保护中，每级的 Cj/阻抗从"大"到"小"，实现渐进式滤波
  • 共模电感不应直接替代 TVS：共模电感不能承受 ESD 脉冲电流
简洁方案： 对于一般消费品，仅 TVS + 串联22Ω电阻 即可满足大多数 ±8kV 保护需求， 无需过度设计多级保护（增加成本和面积）。
快速检查清单